FLIP FLOP CIRCUIT

Patent Number:

JP6029791

Publication date:

1994-02-04

Inventor(s):

NAGAI KENJI; others: 04

Applicant(s):

HITACHI LTD

Requested Patent:

☐ <u>JP6029791</u>

Application Number: JP19910270272 19910921

Priority Number(s):

IPC Classification:

H03K3/037

EC Classification:

Equivalents:

Abstract

PURPOSE:To increase the operation speed by shortening the transmission delay time and, the setup time of an edge trigger type flip flop circuit.

CONSTITUTION: This circuit consists of a data transmission part DT1 which includes a pair of tristate gates TG1 and TG2 and selectively transmits non- inverting input data DT and inverting input data DB in accordance with a non-inverting clock signal CK, a data holding part DB1 which includes a pair of crossconnected inverters N1 and N2 having a driving capability lower than that of tristate gates TG1 and TG2 and holds an inverting output signal MB and a non-inverting output signal MT of the data transmission part DT1, a data transmission part DT2 having the same constitution as the part DT1, and a data holding part DB2 having the same constitution as the part DB1, and the transmission delay time and the setup time are shortened to the delay time of one stage of tristate gates.

Data supplied from the esp@cenet database - 12

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平6-29791

(43)公開日 平成6年(1994)2月4日

(51) Int. C1.5

H03K

3/037

識別記号

庁内整理番号 B 8124-5 J

FΙ

技術表示箇所

審査請求 未請求 請求項の数10

(全16頁)

(21)出願番号

特願平3-270272

(22)出願日

平成3年(1991)9月21日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 永井 謙治

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 田中 広紀

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 山下 寛樹

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 徳若 光政

最終頁に続く

(54) 【発明の名称】フリップフロップ回路


(57)【要約】

(修正有)

【目的】 エッジトリガ型フリップフロップ回路の伝達 遅延時間及びセットアップ時間を短縮化し、その動作を 高速化する。

【構成】一対のトライステートゲートTG1及びTG2 を含み非反転クロック信号CKに従って非反転入力デー タDT及び反転入力データDBを選択的に伝達するデー 夕伝達部DT1と、上記トライステートゲートTG1及 びTG2より小さな駆動能力を有しかつ交差結合される 一対のインバータN1及びN2を含み上記データ伝達部 DT1の反転出力信号MB及び非反転出力信号MTを保 持するデータ保持部DH1と、同様の構成のデータ伝達 部DT2及びデータ保持部DH2とにより構成し、伝達 遅延時間及びセットアップ時間をトライステートゲート 1段分の遅延時間に短縮する。

図1 エッジトリガ型フリップフロップ回路 (第1実施例)



【特許請求の範囲】

【請求項1】 クロック信号に従って実質的な相補入力データを選択的に伝達する第1のデータ伝達部と、上記第1のデータ伝達部の相補出力信号を保持する第1のデータ保持部と、上記クロック信号の反転信号に従って上記第1のデータ保持部の相補出力信号を選択的に伝達する第2のデータ伝達部と、上記第2のデータ伝達部の相補出力信号を保持する第2のデータ保持部とを具備することを特徴とするフリップフロップ回路。

1

【請求項2】 上記第1のデータ伝達部は、上記クロッ 10 ク信号に従って実質的な非反転又は反転入力データをそれぞれ選択的に伝達する第1及び第2のトライステートゲートを含み、上記第1のデータ保持部は、交差結合される第1及び第2のインバータを含み、上記第2のデータ伝達部は、上記クロック信号の反転信号に従って上記第1のデータ伝達部の反転又は非反転出力信号をそれぞれ選択的に伝達する第3及び第4のトライステートゲートを含み、上記第2のデータ保持部は、交差結合される第3及び第4のインバータを含むものであることを特徴とする請求項1のフリップフロップ回路。 20

【請求項3】 上記第1ないし第4のトライステートゲートの駆動能力は、上記第1ないし第4のインバータの 駆動能力に比較して充分に大きくされるものであること を特徴とする請求項2のフリップフロップ回路。

【請求項4】 上記フリップフロップ回路は、金属間化合物半導体からなる半導体基板上に形成されるものであることを特徴とする請求項1,請求項2又は請求項3のフリップフロップ回路。

【請求項5】 上記フリップフロップ回路は、高速論理 集積回路装置に含まれる直並列変換レジスタを構成する 30 ものであることを特徴とする請求項1,請求項2,請求 項3又は請求項4のフリップフロップ回路。

【請求項6】 上記第1及び第3のトライステートゲー トは、その一方の入力端子に非反転入力データあるいは 上記第1のデータ伝達部の反転出力信号を受けその他方 の入力端子に上記クロック信号あるいはその反転信号を 受ける第1のノアゲートと、その一方の入力端子に反転 入力データあるいは上記第1のデータ伝達部の非反転出 カ信号を受けその他方の入力端子に上記クロック信号あ るいはその反転信号を受ける第2のノアゲートと、第1 40 の電源電圧と回路の出力端子との間に設けられそのゲー トに上記第1のノアゲートの出力信号を受ける第1のノ ーマリオフ型FETと、回路の出力端子と第2の電源電 圧との間に設けられそのゲートに上記第2のノアゲート の出力信号を受ける第2のノーマリオフ型FETとを含 み、上記第2及び第4のトライステートゲートは、その 一方の入力端子に反転入力データあるいは上記第1のデ 一夕伝達部の非反転出力信号を受けその他方の入力端子 に上記クロック信号あるいはその反転信号を受ける第3 のノアゲートと、その一方の入力端子に非反転入力デー 50

タあるいは上記第1のデータ伝達部の反転出力信号を受けその他方の入力端子に上記クロック信号あるいはその反転信号を受ける第4のノアゲートと、第1の電源電圧と回路の出力端子との間に設けられそのゲートに上記第3のノアゲートの出力信号を受ける第3のノーマリオフ型FETと、回路の出力端子と第2の電源電圧との間に設けられそのゲートに上記第4のノアゲートの出力信号を受ける第4のノーマリオフ型FETとを含むものであることを特徴とする請求項1,請求項2,請求項3,請求項4又は請求項5のフリップフロップ回路。

【請求項7】 上記第1のデータ伝達部は、その一方の 入力端子に非反転入力データを受けその他方の入力端子 にクロック信号を受ける第5のノアゲートを含むもので あって、上記第1のトライステートゲートは、その一方 の入力端子に上記第5のノアゲートの出力信号を受けそ の他方の入力端子にクロック信号を受ける第6のノアゲ ートと、第1の電源電圧と回路の出力端子との間に設け られそのゲートに上記第5のノアゲートの出力信号を受 ける第1のノーマリオフ型FETと、回路の出力端子と 第2の電源電圧との間に設けられそのゲートに上記第6. 20 のノアゲートの出力信号を受ける第2のノーマリオフ型 FETとを含むものであり、上記第2のトライステート ゲートは、その一方の入力端子に上記第5のノアゲート の出力信号を受けその他方の入力端子にクロック信号を 受ける第7のノアゲートと、第1の電源電圧と回路の出 力端子との間に設けられそのゲートに上記第7のノアゲ ートの出力信号を受ける第3のノーマリオフ型FET と、回路の出力端子と第2の電源電圧との間に設けられ そのゲートに上記第5のノアゲートの出力信号を受ける 第4のノーマリオフ型FETとを含むものであることを 特徴とする請求項1,請求項2,請求項3,請求項4又 は請求項5のフリップフロップ回路。

【請求項8】 上記第1ないし第7のノアゲートは、第1の電源電圧と回路の出力端子との間に設けられそのゲート及びソースが共通結合される第1のノーマリオン型FETと、回路の出力端子と第2の電源電圧との間に並列形態に設けられそのゲートが回路の一方又は他方の入力端子にそれぞれ結合される第5及び第6のノーマリオフ型FETとを含むものであることを特徴とする請求項6又は請求項7のフリップフロップ回路。

【請求項9】 上記ノアゲートは、第1の電源電圧と回路の出力端子との間に設けられそのゲートに所定の定電圧を受ける第2のノーマリオン型FETと、回路の出力端子と第2の電源電圧との間に並列形態に設けられそのゲートが回路の一方又は他方の入力端子にそれぞれ結合される第5及び第6のノーマリオフ型FETと並列形態に設けられるクランプ手段とを含むものであることを特徴とする請求項6又は請求項7のフリップフロップ回路。

【請求項10】 上記クランプ手段は、そのゲートが回

路の出力端子側に結合されそのソース及びドレインが第2の電源電圧側に結合される少なくとも1個の第7のノーマリオフ型FETあるいはそのドレインが回路の出力端子に結合されそのゲート及びソースが第2の電源電圧に結合される第3のノーマリオン型FETを含むものであることを特徴とする請求項9のフリップフロップ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はフリップフロップ回路 10 に関するもので、例えば、金属間化合物半導体を基板とする高速論理集積回路装置等に含まれるエッジトリガ型フリップフロップ回路に利用して特に有効な技術に関するものである。

[0002]

【従来の技術】ガリウム砒素(GaAs)等の金属間化 合物半導体を半導体基板として形成されかつ複数のフリ ップフロップ回路を含む高速論理集積回路装置がある。 一方、例えば反転クロック信号CKB(この明細書にお いて、それが有効とされるとき選択的にロウレベルとさ 20 れる反転信号については、その名称の末尾にBを付して 表す。また、それが有効とされるとき選択的にハイレベ ルとされる非反転信号については、その名称の末尾にT を付して表す場合がある)の立ち下がりエッジにおいて 入力データDTを取り込み、後段回路に伝達する図19 のようなエッジトリガ型フリップフロップ回路がある。 【0003】図19のエッジトリガ型フリップフロップ 回路については、例えば、1977年11月20日、エ レクトロニクスダイジェスト社発行の『MOS/LSI 設計と応用』第122頁~第126頁に記載されてい る。

[0004]

【発明が解決しようとする課題】本願発明者等は、この 発明に先立って、高速論理集積回路装置に含まれるフリ ップフロップ回路として上記に記載されるようなエッジ トリガ型フリップフロップ回路を用いることを考えた。 ところが、高速論理集積回路装置の高速化が進みそのサ イクルタイムが短縮されるにしたがって、上記エッジト リガ型フリップフロップ回路には次のような問題点が生 じることが本願発明者等によって明らかとなった。すな 40 わち、図19のエッジトリガ型フリップフロップ回路の 場合、反転クロック信号CKBの立ち下がりエッジから 非反転出力信号QT及び反転出力信号QBの論理レベル が確立されるまでには、図20に示されるように、3段 のノア(NOR)ゲートNO11, NO15及びNO1 4あるいはNO12,NO14及びNO15を通過する 必要があり、そのためにエッジトリガ型フリップフロッ プ回路としての伝達遅延時間が長くなる。また、入力デ ータDTのレベル変化を反転クロック信号CKBの立ち 下がりエッジに間に合わせるには、最大2個のノアゲー 50

トNO10及びNO13の伝達遅延時間を考慮する必要があり、そのためにエッジトリガ型フリップフロップ回路のセットアップ時間が長くなる。これらの結果、エッジトリガ型フリップフロップ回路の高速動作が制約を受け、高速論理集積回路装置のサイクルタイムが制限される。

【0005】この発明の目的は、その伝達遅延時間及びセットアップ時間の短縮化を図ったエッジトリガ型フリップフロップ回路を提供することにある。この発明の他の目的は、エッジトリガ型フリップフロップ回路の動作を高速化し、特に金属間化合物半導体を基板としかつ複数のエッジトリガ型フリップフロップ回路を含む高速論理集積回路装置等のサイクルタイムを短縮化することにある。

【0006】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0007]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、エッジトリガ型フリップ回路を、一対のトライステートゲートを含みクロック信号に従って実質的な相補入力データを選択的に一を選択のインバータを含み第1のデータ伝達部の相補出力に伝達する第1のデータ保持部と、一対のトライステートゲートを含みクロック信号の反転信号に従って第1のデータ保持部の相補出力信号を選択的に伝達する第2のデータ保持部とにより構成する。第2のデータ保持部とにより構成する。

[0008]

【作用】上記手段によれば、エッジトリガ型フリップフロップ回路としての伝達遅延時間及びセットアップ時間をトライステートゲート1段分の遅延時間に短縮し、その動作を高速化することができる。その結果、特に金属間化合物半導体を基板としかつ複数のエッジトリガ型フリップフロップ回路を含む高速論理集積回路装置等のサイクルタイムを短縮化することができる。

[0009]

【実施例】図1には、この発明が適用されたエッジトリガ型フリップフロップ回路の一実施例の回路図が示され、図2には、その信号波形図が示されている。また、図3には、図1のエッジトリガ型フリップフロップ回路に含まれるデータ伝達部DT1の一実施例の回路図が示され、図4には、その真理値図が示されている。さらに、図5には、図1のエッジトリガ型フリップフロップ回路に含まれるデータ保持部DH1の一実施例の回路図

6 (第4のインパータ) からなるデータ保持部DH2 (第

が示され、図6には、図3のデータ伝達部DT1に含まれるノアゲートNO1の一実施例の回路図が示されている。これらの図をもとに、この実施例のエッジトリガ型フリップフロップ回路の構成と動作の概要ならびにその特徴について説明する。なお、この実施例のエッジトリガ型フリップフロップ回路は、他の同様な複数のエッジトリガ型フリップフロップ回路とともに、金属間化合物半導体を基板とする高速論理集積回路装置に搭載される。図1、図3ならびに図5及び図6に示される回路素子は、高速論理集積回路装置に搭載される図示されないの回路素子とともに、ガリウム砒素のような金属間化合物半導体からなる1個の半導体基板上に形成される。

【0010】図1において、この実施例のエッジトリガ 型フリップフロップ回路は、非反転クロック信号CKに 従って相補入力データすなわち非反転入力データDT及 び反転入力データDBを選択的に取り込み・保持するマ スターラッチMLと、上記非反転クロック信号CKの反 転信号すなわち反転クロック信号CKBに従って上記マ スターラッチMLの相補出力信号すなわち反転出力信号 MB及び非反転出力信号MTを選択的に取り込み・伝達 20 するスレープラッチSLとを含む。スレープラッチSL の非反転及び反転出力信号は、エッジトリガ型フリップ フロップ回路の非反転出力信号QT及び反転出力信号Q Bとして、図示されない後段回路に伝達される。なお、 非反転クロック信号CKは、図2に示されるように、所 定の周期をもって周期的にハイレベル又はロウレベルと されるディジタル信号とされ、反転クロック信号CKB は、この非反転クロック信号CKの相補信号とされる。 また、非反転入力データDT及び反転入力データDB は、その論理レベルが非反転クロック信号CKつまりは 30 反転クロック信号CKBのレベル変化に先立って選択的 に切り換えられる所定のディジタル信号とされる。

【0011】この実施例において、マスターラッチML は、その入力端子に非反転入力データDT又は反転入力 データDBをそれぞれ受けその制御端子に非反転クロッ ク信号CKを共通に受ける一対のトライステートゲート TG1 (第1のトライステートゲート) 及びTG2 (第 2のトライステートゲート) からなるデータ伝達部DT 1 (第1のデータ伝達部) と、その入力端子及び出力端 子が交差結合される一対のインバータN1(第1のイン 40 バータ) 及びN2 (第2のインバータ) からなるデータ 保持部DH1(第1のデータ保持部)とを含む。一方、 スレープラッチSLは、その入力端子にマスターラッチ MLの反転出力信号MB又は非反転出力信号MTをそれ ぞれ受けその制御端子に反転クロック信号CKBを共通 に受ける一対のトライステートゲートTG3 (第3のト ライステートゲート)及びTG4(第4のトライステー トゲート)からなるデータ伝達部DT2 (第2のデータ 伝達部)と、その入力端子及び出力端子が交差結合され る一対のインパータN3 (第3のインバータ) 及びN4 50

2のデータ保持部)とを含む。 【0012】ここで、マスターラッチML及びスレーブ ラッチSLのデータ伝達部DT1及びDT2を構成する トライステートゲートTG1~TG4は、図3に例示さ れるように、電源電圧VCC (第1の電源電圧) 及びV SS(第2の電源電圧)間にトーテムポール形態に設け られる一対のノーマリオフ型FET (Field Ef fect Transistor:電界効果トランジス タ。以下同様) J1 (第1のノーマリオフ型FET) 及 びJ2(第2のノーマリオフ型FET)あるいはJ3 (第3のノーマリオフ型FET) 及びJ4 (第4のノー マリオフ型FET)をそれぞれ含む。このうち、ノーマ リオフ型FETJ1及びJ2の共通結合されたソース及 びドレインは、回路すなわちトライステートゲートTG 1又はTG3の出力端子つまりはマスターラッチMLの 反転出力端子MBあるいはスレーブラッチSLの非反転 出力端子QTとされ、ノーマリオフ型FETJ3及びJ 4の共通結合されたソース及びドレインは、回路すなわ ちトライステートゲートTG2又はTG4の出力端子つ まりはマスターラッチMLの非反転出力端子MTあるい はスレープラッチSLの反転出力端子QBとされる。以

下、データ伝達部DT1 すなわちトライステートゲート

TG1及びTG2を例に、データ伝達部及びトライステ

ートゲートに関する具体的な説明を進める。なお、電源

電圧VCCは、0Vすなわち回路の接地電位のような高

電位側の電源電圧とされ、電源電圧VSSは、-1Vの

ような低電位側の電源電圧とされる。

【0013】トライステートゲートTG1を構成するノ ーマリオフ型FETJ1のゲートには、ノアゲートNO 1 (第1のノアゲート) の出力信号 S 1 が供給され、ノ ーマリオフ型FETJ2のゲートには、ノアゲートNO 2 (第2のノアゲート)の出力信号S2が供給される。 同様に、トライステートゲートTG2を構成するノーマ リオフ型FETJ3のゲートには、ノアゲートNO3 (第3のノアゲート)の出力信号S3が供給され、ノー マリオフ型FETJ4のゲートには、ノアゲートNO4 (第4のノアゲート) の出力信号S4が供給される。ノ アゲートNO1及びNO4の一方の入力端子には、非反 転入力データDTが供給され、ノアゲートNO2及びN 〇3の一方の入力端子には、反転入力データDBが供給 される。これらのノアゲートNO1~NO4の他方の入 力端子には、非反転クロック信号CKが共通に供給され る。

【0014】ところで、トライステートゲートTG1及びTG2を構成するノアゲートNO1~NO4は、図6のノアゲートNO1に代表して示されるように、電源電圧VCCと回路の出力端子S1等との間に設けられるノーマリオン型FETJ33(第1のノーマリオン型FET)と、回路の出力端子S1等と電源電圧VSSとの間

20

30

ጸ

に並列形態に設けられる一対のノーマリオフ型FETJ 7 (第5のノーマリオフ型FET) 及びJ8 (第6のノ ーマリオフ型FET)とを含む。このうち、ノーマリオ ン型FETJ33は、そのゲート及びソースが共通結合 される。また、ノーマリオフ型FETJ7のゲートには 非反転入力データDT等が供給され、ノーマリオフ型F ETJ8のゲートには非反転クロック信号CK等が供給 される。これにより、ノアゲートNO1の出力信号S1 は、非反転入力データDT及び非反転クロック信号CK がともにロウレベルとされるとき、選択的にハイレベル 10 とされる。同様に、ノアゲートNO4の出力信号S4 は、非反転入力データDT及び非反転クロック信号CK がともにロウレベルとされるとき選択的にハイレベルと され、ノアゲートNO2及びNO3の出力信号S2及び S3は、反転入力データDB及び非反転クロック信号C Kがともにロウレベルとされるとき選択的にハイレベル とされる。つまり、ノアゲートNO1及びNO4の出力 信号S1及びS4は、非反転クロック信号CKがロウレ ベルであることを条件に、ノアゲートNO2及びNO3 の出力信号S2及びS3と相補的にハイレベルとされ る。

【0015】非反転クロック信号CKがハイレベル (H) とされるとき、データ伝達部DT1では、ノアゲ ートNO1~NO4の出力信号S1~S4が非反転入力 データDT及び反転入力データDBに関係なく一斉にロ ウレベルとされる。このため、トライステートゲートT G1及びTG2のノーマリオフ型FETJ1~J4は一 斉にオフ状態とされ、その非反転出力端子MT及び反転 出力端子MBは、図4に示されるように、ともにハイイ ンピーダンス状態(Hz)とされる。

【0016】一方、非反転クロック信号CKがロウレベ ル(L)とされると、データ伝達部DT1では、前述の ように、ノアゲートNO1~NO4の出力信号S1~S 4が非反転入力データDT及び反転入力データDBに従 って選択的にハイレベル又はロウレベルとされる。すな わち、このとき、非反転入力データDTがロウレベルで 反転入力データDBがハイレベルであると、ノアゲート NO1及びNO4の出力信号S1及びS4がハイレベル とされ、ノアゲートNO2及びNO3の出力信号S2及 びS3はロウレベルとされる。このため、トライステー 40 トゲートTG1及びTG2のノーマリオフ型FETJ1 及びJ4がオン状態とされ、ノーマリオフ型FETJ2 及びJ3はオフ状態のままとされる。その結果、非反転 出力信号MTはロウレベルとされ、反転出力信号MBが ハイレベルとされる。ところが、このとき、非反転入力 データDTがハイレベルで反転入力データDBがロウレ ベルであると、ノアゲートNO1及びNO4の出力信号 S1及びS4はロウレベルとされ、代わってノアゲート NO2及びNO3の出力信号S2及びS3がハイレベル とされる。このため、トライステートゲートTG1及び 50

TG2のノーマリオフ型FETJ1及びJ4はオフ状態 とされ、代わってノーマリオフ型FETJ2及びJ3が オン状態とされる。その結果、非反転出力信号MTがハ イレベルとされ、反転出力信号MBはロウレベルとされ

【0017】次に、マスターラッチML及びスレープラ ッチSLのデータ保持部DH1及びDH2を構成するイ ンパータN1~N4は、図5に例示されるように、電源 電圧VCC及びVSS間に直列形態に設けられるノーマ リオン型FETJ31及びノーマリオフ型FETJ5あ るいはノーマリオン型FETJ32及びノーマリオフ型 FETJ6を含む。このうち、ノーマリオン型FETJ 31及びJ32のゲートは、そのソースに共通結合さ れ、ノーマリオフ型FETJ5及びJ6のゲートは、各 インパータの入力端子として、対をなすインバータの出 力端子すなわちデータ保持部DH1の非反転出力端子M T又は反転出力端子MBあるいはデータ保持部DH2の 非反転出力端子QT又は反転出力端子QBに交差結合さ れる。これにより、対をなすインパータN1及びN2な らびにN3及びN4はいわゆるラッチ形態とされ、デー 夕保持機能を有するものとされる。

【0018】この実施例において、データ保持部DH1 及びDH2のインバータN1~N4を構成するノーマリ オン型FETJ31及びJ32ならびにノーマリオフ型 FETJ5及びJ6は、データ伝達部DT1~DT2の トライステートゲートTG1~TG4を構成するノーマ リオフ型FETJ1~J4に比較して充分に小さなサイ ズで形成される。このため、インバータN1~N4は、 トライステートゲートTG1~TG4に比較して充分に 小さな駆動能力を持つものとされる。したがって、デー タ保持部DH1~DH2の保持データは、対応するデー タ伝達部DT1~DT2の出力信号によって強制的に書 き換えられるものとなる。

【0019】以上の結果、この実施例のエッジトリガ型 フリップフロップ回路では、図2に例示されるように、 非反転クロック信号CKの立ち下がりエッジすなわち反 転クロック信号CKBの立ち上がりエッジにおいて、マ スターラッチMLの非反転出力信号MT及び反転出力信 号MBが非反転入力データDT及び反転入力データDB の論理レベルを受けて変化される。このマスターラッチ MLの非反転出力信号MT及び反転出力信号MBの論理 レベルは、非反転クロック信号CKの立ち上がりエッジ すなわち反転クロック信号CKBの立ち下がりエッジに おいて、スレープラッチSLに取り込まれ、エッジトリ ガ型フリップフロップ回路の非反転出力信号QT及び反 転出力信号QBとなる。つまり、このエッジトリガ型フ リップフロップ回路において、非反転入力データDT及 び反転入力データDBは、非反転クロック信号CKの立 ち下がりエッジすなわち反転クロック信号CKBの立ち 上がりエッジにおいてマスターラッチMLに取り込まれ

た後、非反転クロック信号CKの立ち上がりエッジすな わち反転クロック信号CKBの立ち下がりエッジにおい てスレープラッチSLに取り込まれ、エッジトリガ型フ リップフロップ回路の非反転出力信号QT及び反転出力 信号QBとなる。

【0020】このとき、非反転クロック信号CKの立ち 上がりエッジすなわち反転クロック信号CKBの立ち下 がりエッジからエッジトリガ型フリップフロップ回路の 非反転出力信号QT及び反転出力信号QBの論理レベル が変化されるまでの時間は、スレーブラッチSLを構成 10 する1段のトライステートゲートTG3又はTG4の伝 達遅延時間によってのみ決定され、これによってエッジ トリガ型フリップフロップ回路の伝達遅延時間が極めて 小さなものとされる。また、非反転入力データDT及び 反転入力データDBをエッジトリガ型フリップフロップ 回路すなわちそのマスターラッチMLに取り込むために 要する時間は、マスターラッチMLを構成する1段のト ライステートゲートTG1及びTG2の伝達遅延時間に よってのみ決定され、これによってエッジトリガ型フリ ップフロップ回路のセットアップ時間が極めて小さなも のとされる。これらの結果、この実施例のエッジトリガ 型フリップフロップ回路は、その動作が相応して高速化 されるものとなり、このような複数のエッジトリガ型フ リップフロップ回路を含む高速論理集積回路装置のサイ クルタイムが相応して短縮化されるものとなる。

【0021】図7には、図3のデータ伝達部DT1のト ライステートゲートTG1に含まれるノアゲートNO1 の他の実施例の回路図が示され、図8には、図7のノア ゲートNO1に含まれるクランプ回路C1に関する四つ の実施例の回路図が示されている。なお、この実施例の 30 ノアゲートは、その出力端子がトライステートゲートT G1~TG4のハイレベル出力用のノーマリオフ型FE TJ1及びJ3のゲートに結合されるノアゲートNO1 又はNO3として用いられる。図7のノーマリオフ型F ETJ7及びJ8は、前記図6のノーマリオフ型FET J7及びJ8にそれぞれそのまま対応する。以下、デー 夕伝達部DT1のトライステートゲートTG1に含まれ るノアゲートNO1を例に、説明を進める。

【0022】図7において、ノアゲートNO1は、電源 電圧VCCと回路の出力端子S1との間に設けられるノ 40 ーマリオン型FETJ34(第2のノーマリオン型FE T)を含む。回路の出力端子S1と電源電圧VSSとの 間には、そのゲートに非反転入力データDT又は非反転 クロック信号CKを受ける一対のノーマリオフ型FET J7(第5のノーマリオフ型FET)及びJ8(第6の ノーマリオフ型FET)が並列形態に設けられ、さらに これらのノーマリオフ型FETに対してクランプ回路C 1が並列形態に設けられる。

【0023】ここで、クランプ回路C1は、例えば図8

電圧VSSとの間に直列形態に設けられる2個のノーマ リオフ型FETJ9及びJ10(第7のノーマリオフ型 FET) からなる。これらのノーマリオフ型FETは、 そのソース及びドレインが共通結合され、ダイオード形 態とされる。クランプ回路C1は、図8の(b)に示さ れるように、そのソース及びドレインが共通結合される ノーマリオフ型FETJ11(第7のノーマリオフ型F ET)とそのゲート及びドレインが共通結合されるノー マリオフ型FETJ12とによって構成してもよいし、 図8の(c)に示されるように、これらのノーマリオフ 型FETの順序を入れ換えて構成してもよい。クランプ 回路C1は、さらに図8の(d)に示されるように、そ のゲート及びソースが共通結合される1個のノーマリオ ン型FETJ35 (第3のノーマリオン型FET) によ って構成することもできる。

10

【0024】図8に示される各種のクランプ回路C1 は、図7のノアゲートNO1の出力端子S1にハイレベ ルが出力されるとき、そのハイレベルを各ノーマリオフ 型FET又はノーマリオン型FETの電気的特性によっ て決まる所定のレベルでクランプする作用を持つ。すな わち、ノアゲートNO1の出力信号S1がハイレベルと されるとき、例えばデータ伝達部DT1のトライステー トゲートTG1では、ノーマリオフ型FETJ1がオン 状態となり、後段のデータ保持部DH1に所定の出力電 流を流し込む。この出力電流の値は、ノーマリオフ型F ETJ1のゲート・ソース間電圧によって決まるため に、ノアゲートNO1の出力端子S1の電位で決まり、 言い換えるならば電源電圧VCCの電位変動の影響を受 ける。ところが、この実施例のノアゲートNO1では、 回路の出力端子S1と電源電圧VSSとの間にクランプ 回路 C 1 が設けられるため、出力信号 S 1 つまりトライ ステートゲートTG1のノーマリオフ型FETJ1のゲ ート・ソース間電圧が固定される。その結果、トライス テートゲートTG1からデータ保持部DH1に与えられ る出力電流変動を抑えることができるとともに、その電 流値を低めに固定すればエッジトリガ型フリップフロッ プ回路の低消費電力化を図ることもできる。

【0025】図9には、図1のエッジトリガ型フリップ フロップ回路のマスターラッチMLに含まれるデータ伝 達部DT1の第2の実施例の回路図が示されている。な お、この実施例のデータ伝達部は、図1のスレーブラッ チSLに含まれるデータ伝達部DT2としても用いるこ とができる。図9のノアゲートNO1及びNO2ならび にノーマリオフ型FETJ1~J4は、図3のノアゲー トNO1及びNO2ならびにノーマリオフ型FETJ1 ~ J 4 にそれぞれそのまま対応する。以下、データ伝達 部DT1を例に、説明を進める。

【0026】図9において、データ伝達部DT1は、図 3のデータ伝達部DT1のトライステートゲートTG2 の(a)に示されるように、回路の出力端子S1と電源 50 をトライステートゲートTG5に置き換えた構成とされ

30

る。このトライステートゲートTG5は、図3のノアゲ ートNO3及びNO4に相当するノアゲートを含まず、 電源電圧VCC及びVSS間にトーテムポール形態に設 けられる一対のノーマリオフ型FETJ3及びJ4のみ を含む。このうち、ノーマリオフ型FETJ3のゲート は、ノアゲートNO2の出力端子S2に結合され、ノー マリオフ型FETJ4のゲートは、ノアゲートNO1の 出力端子S1に結合される。前記図3の説明から明らか なように、ノアゲートNO3及びNO4の論理条件は、 ノアゲートNO2及びNO1の論理条件とそれぞれ合致 10 する。このため、図9のトライステートゲートTG5 は、図3のトライステートゲートTG2と同一の機能を 果たすものとなり、これによってデータ伝達部DT1と しての回路構成を簡素化することができるものである。 【0027】図10には、この発明が適用されたエッジ トリガ型フリップフロップ回路のマスターラッチMLに 設けられるデータ伝達部DT1の第3の実施例の回路図 が示され、図11には、その信号波形図が示されてい る。なお、図10のノーマリオフ型FETJ1~J4 は、図3及び図9のノーマリオフ型FETJ1~J4に 20 それぞれそのまま対応する。以下、データ伝達部DT1 を例に説明を進める。

【0028】図10において、この実施例のデータ伝達 部DT1は、その制御端子に非反転クロック信号CKを 共通に受ける一対のトライステートゲートTG6 (第1 又は第3のトライステートゲート)及びTG7(第2又 は第4のトライステートゲート)を含む。これらのトラ イステートゲートは、電源電圧VCC及びVSS間にト ーテムポール形態に設けられる一対のノーマリオフ型F ETJ1及びJ2ならびにJ3及びJ4をそれぞれ含 む。このうち、トライステートゲートTG6を構成する ノーマリオフ型FETJ1ならびにトライステートゲー トTG7を構成するノーマリオフ型FETJ4のゲート は、ノアゲートNO5 (第5のノアゲート) の出力端子 S5に結合される。また、トライステートゲートTG6 を構成するノーマリオフ型FETJ2のゲートは、ノア ゲートNO6(第6のノアゲート)の出力端子S6に結 合され、トライステートゲートTG7を構成するノーマ リオフ型FETJ3のゲートは、ノアゲートNO7(第 7のノアゲート)の出力端子S7に結合される。ノアゲ 40 ートNO6及びNO7の一方の入力端子には、ノアゲー トNO5の出力信号S5が共通に供給され、その他方の 入力端子には、非反転クロック信号CKが共通に供給さ れる。そして、ノアゲートNO5の一方の入力端子に は、非反転入力データDTが供給され、その他方の入力 端子には、非反転クロック信号CKが供給される。

【0029】非反転クロック信号CKがハイレベルとさ れるとき、ノアゲートNO5~NO7の出力信号S5~ S7は、図11に例示されるように、ともにロウレベル

TG7のノーマリオフ型FETJ1~J4は一斉にオフ 状態とされ、トライステートゲートTG6及びTG7の 出力はハイインピーダンス状態とされる。しかし、デー 夕伝達部DT1の非反転出力信号MT及び反転出力信号 MBは、後段のデータ保持部DH1のデータ保持機能に よって、非反転入力データDTの直前のサイクルにおけ る論理レベルを保持する形でハイレベル又はロウレベル

【0030】次に、非反転クロック信号CKがロウレベ ルとされると、ノアゲートNO5の出力信号S5が非反 転入力データDTの論理レベルに従って選択的にハイレ ベル又はロウレベルとされ、その結果を受けてノアゲー トNO6及びNO7の出力信号S6及びS7が選択的に ハイレベル又はロウレベルとされる。すなわち、非反転 入力データDTがロウレベルであると、ノアゲートNO 5の出力信号 S 5 は、図11 に示されるように、ハイレ ベルとされ、ノアゲートNO6及びNO7の出力信号が ともにロウレベルとされる。このため、トライステート ゲートTG6及びTG7では、ノーマリオフ型FETJ 1及びJ4がオン状態とされ、ノーマリオフ型FETJ 2及び」3がオフ状態とされる。その結果、データ伝達 部DT1の非反転出力信号MTはロウレベルとされ、反 転出力信号MBがハイレベルとされる。一方、非反転ク ロック信号CKがロウレベルとされるとき非反転入力デ 一夕DTがハイレベルであると、ノアゲートNO5の出 カ信号S5はロウレベルとされ、ノアゲートNO6及び NO7の出力信号S6及びS7はともにハイレベルとさ れる。このため、トライステートゲートTG6及びTG 7では、ノーマリオフ型FETJ1及びJ4がオフ状態 とされ、ノーマリオフ型FETJ2及びJ3がオン状態 とされる。その結果、データ伝達部DT1の非反転出力 信号MTがハイレベルとされ、反転出力信号MBがロウ レベルとされる。

【0031】つまり、この実施例のデータ伝達部DT1 は、入力データとして非反転入力データDTのみが入力 されるにもかかわらず、前記図3のデータ伝達部DT1 と同様な機能を果たすものとされ、これによって多入力 のデータ入力端子を有するデータ伝達部を容易に実現す ることができる。なお、この実施例のデータ伝達部DT 1では、図11に示されるように、非反転入力データD Tがロウレベルとされるとき、非反転クロック信号CK がロウレベルとされてからノアゲートNO5の出力信号 S5が立ち上がりまでの間に、ノアゲートNO6及びN 〇7の出力信号S6及びS7が一時的にハイレベルとさ れ、ハザードが発生する。しかし、後段のスレーブラッ チSLが非反転クロック信号CKの反転信号すなわち反 転クロック信号CKBに従って相補的に動作するため、 実質的な問題は生じない。

【0032】図12には、図1のエッジトリガ型フリッ とされる。このため、トライステートゲートTG6及び 50 プフロップ回路のマスターラッチMLに設けられるデー 夕伝達部DT1の第4の実施例の回路図が示されている。なお、この実施例のデータ伝達部DT1は、前記図10のデータ伝達部DT1を基本的に踏襲する。図12のノアゲートNO5及びNO6ならびにノーマリオフ型FETJ1~J4は、図10のノアゲートNO5及びNO6ならびにノーマリオフ型FETJ1~J4にそれぞれそのまま対応する。

【0033】図12において、データ伝達部DT1は、 図10のデータ伝達部DT1のトライステートゲートT G7を前記トライステートゲートTG5に置き換えた構 成とされる。このトライステートゲートTG5は、図1 0のノアゲートNO7に相当するノアゲートを含まず、 電源電圧VCC及びVSS間にトーテムポール形態に設 けられる一対のノーマリオフ型FETJ3及びJ4のみ を含む。このうち、ノーマリオフ型FETJ3のゲート は、ノアゲートNO6の出力端子S6に結合され、ノー マリオフ型FETJ4のゲートは、ノアゲートNO5の 出力端子S5に結合される。前記図10の説明から明ら かなように、ノアゲートNO6の出力信号S6の論理レ ベルは、ノアゲートNO7の出力信号7と同一の論理条 20 件で決定される。このため、図12のトライステートゲ ートTG5は、図10のトライステートゲートTG7と 同一の機能を果たすものとなり、これによってデータ伝 達部DT1としての回路構成を簡素化できるものであ る。

【0034】図13には、図1のエッジトリガ型フリップフロップ回路のマスターラッチMLに設けられるデータ伝達部DT1の第5の実施例の回路図が示されている。なお、この実施例のデータ伝達部DT1は、前記図10のデータ伝達部DT1を基本的に路襲する。図13 30のノアゲートNO5及びNO7ならびにノーマリオフ型FETJ1~J4は、図10のノアゲートNO5及びNO7ならびにノーマリオフ型FETJ1~J4にそれぞれそのまま対応する。

【0035】図13において、データ伝達部DT1は、図10のデータ伝達部DT1のトライステートゲートTG6をトライステートゲートTG7と同一構造のトライステートゲートTG8に置き換えた構成とされる。すなわち、トライステートゲートTG8は、その出力端子S8がノーマリオフ型FETJ1のゲートに結合されるノ40アゲートNO8を含む。このノアゲートNO8の一方の入力端子には、ノアゲートNO9の出力信号S9が供給され、その他方の入力端子には、非反転クロック信号CKが供給される。ノアゲートNO9の一方の入力端子には、ノアゲートNO5の出力信号が供給され、その他方の入力端子には、ノアゲートNO5の出力信号が供給され、その他方の入力端子には、非反転クロック信号CKが供給される。

【0036】これにより、ノアゲートNO9の出力信号 S9は、図14に示されるように、非反転クロック信号 CKがロウレベルとされかつノアゲートNO5の出力信 50

号S5がロウレベルとされるとき、言い換えるならば非 反転クロック信号CKがロウレベルとされ非反転入力デ ータDTがハイレベルとされるとき選択的にハイレベル とされる。また、ノアゲートNO8の出力信号S8は、 非反転クロック信号CKがロウレベルとされかつノアゲ ートNO9の出力信号S9がロウレベルとされるとき、 言い換えるならば非反転クロック信号CKがロウレベル とされ非反転入力データDTがロウレベルとされるとき 選択的にハイレベルとされる。これらの結果、この実施 例のデータ伝達部DT1は、図10のデータ伝達部DT 1と同様な機能を果たすものとなり、これによってやは り多入力型のエッジトリガ型フリップフロップ回路を実 現できるものである。なお、この実施例では、トライス テートゲートTG8及びTG7を構成するノーマリオフ 型FETJ1~J4のゲートが異なるノアゲートNO 8, NO9, NO7ならびにNO5の出力端子に結合さ れるため、これらのノーマリオフ型FETJ1~J4に 与えられる入力レベルを個別に設定し、最適化を図るこ とができる。また、この実施例においても、非反転クロ ック信号CKの立ち下がりエッジにおいてノアゲートN 〇7~S9の出力信号S7~S9にハザードが発生する が、実害は生じない。

14

「【0037】図15には、この発明が適用されたエッジトリガ型フリップフロップ回路の第2の実施例の回路図が示されている。なお、この実施例のエッジトリガ型フリップフロップ回路は、図1のエッジトリガ型フリップフロップ回路を基本的に踏襲する。図15のデータ伝達部DT1及びDT2ならびにデータ保持部DH1及びDH1は、図1のデータ伝達部DT1及びDT2ならびにデータ保持部DH1及びDH1にそれぞれそのまま対応する。

【0038】図15において、この実施例のエッジトリ ガ型フリップフロップ回路のスレーブラッチSLには、 図1の場合と同様に、反転クロック信号 CKBが供給さ れ、マスターラッチMLには、反転クロック信号CKB のインパータN5による反転信号すなわち非反転クロッ ク信号CKIが供給される。この非反転クロック信号C KIは、図16に示されるように、反転クロック信号C. KBよりインパータN5の伝達遅延時間だけ遅れた信号 とされ、実質的に図1の非反転クロック信号CKに相当 する。このため、この実施例のエッジトリガ型フリップ フロップ回路では、入力クロック信号が反転クロック信 号CKBのみとされるにもかかわらず、図1のエッジト リガ型フリップフロップ回路と同様な機能及び効果を持 つものとされる。この実施例において、反転クロック信 号CKBの立ち下がりエッジからエッジトリガ型フリッ プフロップ回路の非反転出力信号QT及び反転出力信号 QBの論理レベルが確定するまでの時間すなわちエッジ トリガ型フリップフロップ回路としての伝達遅延時間 は、図1の場合と同様に、1段のトライステートゲート

TG3及びTG4の伝達遅延時間によってのみ決まる。しかし、非反転入力データDTをエッジトリガ型フリップフロップ回路に取り込むために要する時間すなわちエッジトリガ型フリップフロップ回路としてのセットアップ時間は、実質的にトライステートゲートTG1及びTG2の伝達遅延時間からインバータN5の伝達遅延時間を差し引いた値となり、これによってエッジトリガ型フリップフロップ回路の動作がさらに高速化されるものとなる。

【0039】図17には、この発明が適用されたエッジ 10トリガ型フリップフロップ回路を含む直並列変換レジスタSPRの一実施例の回路図が示され、図18には、その信号波形図が示されている。これらの図をもとに、この実施例のエッジトリガ型フリップフロップ回路の応用例とその特徴について説明する。なお、この実施例の直並列変換レジスタSPRは、ディジタル信号の高速伝送システム等を構成する高速論理集積回路装置に含まれ、シリアルに伝送される通信データを3ビット単位でパラレル信号に変換する機能を有する。

【0040】図17において、この実施例の直並列変換 20 レジスタSPRは、その非反転データ入力端子DT及び 反転データ入力端子DBならびに非反転出力端子QT及 び反転出力端子QBを介して実質的な直列形態とされる 3 ビットのフリップフロップ回路FF2~FF0を含む シフトレジスタSRと、フリップフロップ回路FF2~ FF0の非反転出力信号P2T~P0Tならびに反転出 カ信号P2B~P0Bをパラレルに受ける3ビットのエ ッジトリガ型フリップフロップ回路FF5~FF3を含 む出カラッチOLとを備える。これらのフリップフロッ プ回路FF0~FF5は、例えば前記図1のエッジトリ 30 ガ型フリップフロップ回路によって構成される。シフト レジスタSRを構成するフリップフロップ回路FF2の 非反転データ入力端子DTには、高速論理集積回路装置 の図示されない前段回路からシリアル入力データDin が供給され、その反転データ入力端子DBには、シリア ル入力データDinのインバータN6による反転信号が 供給される。また、出力ラッチOLを構成するフリップ フロップ回路FF5~FF3の非反転出力信号QTは、 この直並列変換レジスタSPRの出力信号DO2~DO 0として、高速論理集積回路装置の図示されない後段回 40 路に供給される。

【0041】次に、シフトレジスタSRを構成するフリップフロップ回路FF2~FF0の反転クロック入力端子CKBには、反転クロック信号CKBが共通に供給され、その非反転クロック入力端子には、反転クロック信号CKBのインバータN7による反転信号すなわち非反転クロック信号CKが共通に供給される。また、出力ラッチOLを構成するフリップフロップ回路FF5~FF3の反転クロック入力端子CKBには、反転クロック信号CK3Bが共通に供給され、その非反転クロック入力50

端子CKには、反転クロック信号CK3BのインバータN8による反転信号すなわち非反転クロック信号CK3が共通に供給される。ここで、反転クロック信号CK3Bは、図18に示されるように、反転クロック信号CKBの3倍の周期で周期的にハイレベル又はロウレベルとされる。

【0042】直並列変換レジスタSPRに入力されるシ リアル入力データDinは、図18に示されるように、 非反転クロック信号CKの立ち下がりエッジすなわち反 転クロック信号CKBの立ち上がりエッジにおいて、シ フトレジスタSRを構成するフリップフロップ回路FF 2のマスターラッチMLに取り込まれ、反転クロック信 号CKBの立ち下がりエッジにおいて、そのスレープラ ッチSLの相補出力端子すなわち非反転出力端子QT及 び反転出力端子QBに非反転出力信号P2T及び反転出 力信号P2Bとして出力される。そして、このフリップ フロップ回路FF2の非反転出力信号P2T及び反転出 力信号P2Bは、反転クロック信号CKBの次の立ち上 がりにおいて、フリップフロップ回路FF1のマスター ラッチMLに取り込まれ、反転クロック信号CKBの次 の立ち下がりエッジにおいて、その非反転出力端子QT 及び反転出力端子QBに非反転出力信号P1T及び反転 出力信号P1Bとして出力される。以下、フリップフロ ップ回路FF1の非反転出力信号P1T及び反転出力信 号P1Bは、同様にフリップフロップ回路FF0のマス ターラッチML及びスレープラッチSLに入力されてそ の非反転出力信号POT及び反転出力信号POBとな り、これによってシリアル入力データDinとしてシリ アルに入力される一連の通信データ d 0~d 9等がシフ トレジスタSR内を順次シフトして伝達される。

【0043】一方、シフトレジスタSRを構成するフリ ップフロップ回路FF2~FF0の非反転出力信号P2 T~P0Tならびに反転出力信号P2B~P0Bは、非 反転クロック信号CK3の立ち下がりエッジすなわち反 転クロック信号CK3Bの立ち上がりエッジにおいて、 出力ラッチOLを構成するフリップフロップ回路FF5 ~FF3に一斉に取り込まれ、反転クロック信号CK3 Bの立ち下がりエッジにおいて、これらのフリップフロ ップ回路の非反転出力端子QT及び反転出力端子QBか ら直並列変換レジスタSPRの出力信号DO2~DO0 として出力される。前述のように、反転クロック信号C K3Bは、反転クロック信号CKBの3倍の周期を有す る。このため、シリアル入力データDinとして直並列 変換レジスタSPRに入力された通信データ d 0 ~ d 9 等は、3ピットを単位としてその出力端子DO2~DO 0にパラレルに出力される結果となる。

【0044】この実施例において、直並列変換レジスタ SPRのシフトレジスタSR及び出力ラッチOLを構成 するフリップフロップ回路FF0~FF5は、図1のエ ッジトリガ型フリップフロップ回路によって構成され、 その動作は比較的高速裏に行われる。このため、この実施例の直並列変換レジスタSPRは、比較的高い周波数帯域での動作が可能となり、これによって高速論理集積回路装置からなる高速伝送システムの伝送レートが改善される。

【0045】以上の実施例に示されるように、この発明を金属間化合物半導体を基板とする高速論理集積回路装置等に含まれるエッジトリガ型フリップフロップ回路に適用することで、次のような作用効果が得られる。すなわち、

(1) エッジトリガ型フリップフロップ回路を、一対の トライステートゲートを含みクロック信号に従って実質 的な相補入力データを選択的に伝達する第1のデータ伝 達部と、これらのトライステートゲートより小さな駆動 能力を有しかつ交差結合される一対のインパータを含み 第1のデータ伝達部の相補出力信号を保持する第1のデ 一夕保持部と、一対のトライステートゲートを含みクロ ック信号の反転信号に従って第1のデータ保持部の相補 出力信号を選択的に伝達する第2のデータ伝達部と、こ れらのトライステートゲートより小さな駆動能力を有し 20 かつ交差結合される一対のインバータを含み第2のデー 夕伝達部の相補出力信号を保持する第2のデータ保持部 とにより構成することで、エッジトリガ型フリップフロ ップ回路としての伝達遅延時間及びセットアップ時間を トライステートゲート1段分の遅延時間に短縮し、その 動作を高速化できるという効果が得られる。

(2) 上記(1)項により、特に金属間化合物半導体を基板としかつ複数のエッジトリガ型フリップフロップ回路を含む高速論理集積回路装置等のサイクルタイムを短縮化することができるという効果が得られる。

(3) 上記(1) 項及び(2) 項のエッジトリガ型フリップフロップ回路を、高速伝送システムを構成する直並列変換レジスタ等に用いることで、直並列変換レジスタ等の高周波数帯域での動作を可能し、直並列変換レジスタを含む高速伝送システムの伝送レートを改善できるという効果が得られる。

【0046】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例え 40 ば、図1において、エッジトリガ型フリップフロップ回路のマスターラッチML及びスレーブラッチSLに供給されるクロック信号は、それぞれの反転信号CKであっクロック信号にKB及び非反転クロック信号CKであってもよい。図3、図5~図10ならびに図12及び図13において、電源電圧VSSを回路の接地電位とし、電源電圧VCCを+1Vのような正の電源電圧としてもよいし、その極性及び絶対値は、種々の実施形態を採りうる。図10及び図12ならびに図13において、エッジトリガ型フリップフロップ回路は、反転入力データDB50

のみを受けるものとしてもよい。さらに、各回路は、バイポーラトランジスタを基本として構成してもよいし、 その具体的な回路構成は、上記複数の実施例による制約 を受けない。高速論理集積回路装置の基板として用いられる金属間化合物半導体は、ガリウム砒素以外の金属間 化合物半導体であってもよい。

【0047】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である金属間化合物半導体を基板とする高速論理集積回路装置に適用した場合について説明したが、それに限定されるものではなく、例えば、その他の化合物半導体又はシリコン等を基板とする高速論理集積回路装置や汎用のゲートアレイ集積回路等にも適用できる。この発明は、少なくともエッジトリガ型フリップフロップ回路ならびにエッジトリガ型フリップフロップ回路を含む半導体装置に広く適用できる。

[0048]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、エッジトリガ型フリップフ ロップ回路を、一対のトライステートゲートを含みクロ ック信号に従って実質的な相補入力データを選択的に伝 達する第1のデータ伝達部と、これらのトライステート ゲートより小さな駆動能力を有しかつ交差結合される一 対のインバータを含み第1のデータ伝達部の相補出力信 号を保持する第1のデータ保持部と、一対のトライステ ートゲートを含みクロック信号の反転信号に従って第1 のデータ保持部の相補出力信号を選択的に伝達する第2 のデータ伝達部と、これらのトライステートゲートより 小さな駆動能力を有しかつ交差結合される一対のインバ ータを含み第2のデータ伝達部の相補出力信号を保持す る第2のデータ保持部とにより構成することで、エッジ トリガ型フリップフロップ回路としての伝達遅延時間及 びセットアップ時間をトライステートゲート1段分の遅 延時間に短縮し、その動作を高速化することができる。 その結果、特に金属間化合物半導体を基板としかつ複数 のエッジトリガ型フリップフロップ回路を含む高速論理 集積回路装置等のサイクルタイムを短縮化することがで きる。

0 【図面の簡単な説明】

30

【図1】この発明が適用されたエッジトリガ型フリップ フロップ回路の一実施例を示す回路図である。

【図2】図1のエッジトリガ型フリップフロップ回路の信号波形図である。

【図3】図1のエッジトリガ型フリップフロップ回路に含まれるデータ伝達部の第1の実施例を示す回路図である。

【図4】図3のデータ伝達部の真理値図である。

る。図10及び図12ならびに図13において、エッジ 【図5】図1のエッジトリガ型フリップフロップ回路に トリガ型フリップフロップ回路は、反転入力データDB 50 含まれるデータ保持部の一実施例を示す回路図である。

【図6】図3のデータ伝達部に含まれるノアゲートの一 実施例を示す回路図である。

【図7】図3のデータ伝達部に含まれるノアゲートの他 の実施例を示す回路図である。

【図8】図7のノアゲートに含まれるクランプ回路に関 する四つの実施例を示す回路図である。

【図9】図1のエッジトリガ型フリップフロップ回路に 含まれるデータ伝達部の第2の実施例を示す回路図であ る。

【図10】図1のエッジトリガ型フリップフロップ回路 10 に含まれるデータ伝達部の第3の実施例を示す回路図で ある。

【図11】図10のデータ伝達部の信号波形図である。

【図12】図1のエッジトリガ型フリップフロップ回路 に含まれるデータ伝達部の第4の実施例を示す回路図で ある。

【図13】図1のエッジトリガ型フリップフロップ回路 に含まれるデータ伝達部の第5の実施例を示す回路図で ある。

【図14】図13のデータ伝達部の信号波形図である。 【図15】この発明が適用されたエッジトリガ型フリッ プフロップ回路の他の実施例を示す回路図である。

20 【図16】図15のエッジトリガ型フリップフロップ回 路の信号波形図である。

【図17】図1のエッジトリガ型フリップフロップ回路 を含む直並列変換レジスタの一実施例を示す回路図であ

【図18】図17の直並列変換レジスタの信号波形図で ある。

【図19】従来のエッジトリガ型フリップフロップ回路 の一例を示す回路図である。

【図20】図19のエッジトリガ型フリップフロップ回 路の信号波形図である。


【符号の説明】

ML・・・マスターラッチ、SL・・・スレープラッ チ、DT1~DT2・・・データ伝達部、DH1~DH 2・・・データ保持部、TG1~TG8・・・トライス テートゲート。SR・・・シフトレジスタ、OL・・・ 出力ラッチ、FF0~FF5・・・エッジトリガ型フリ ップフロップ回路。N1~N8···インバータ、NO 1~NO15・・・ノアゲート、C1・・・クランプ回 20 路、J1~J12・・・ノーマリオフ型FET、J31


~J35・・・ノーマリオン型FET。

【図1】


図1 エッジトリガ型フリップフロップ回路 (第1実施例)



【図2】



【図11】



【図3】

【図4】






図4 データ伝達部真理値

入力:			出力	
DT	DB	CK	MT	МВ
		H	Hz	Hz
L	H	٦	L	H
H	L	L	Ħ	L


【図6】





【図5】




【図7】









【図12】




【図13】




【図16】



【図18】




【図20】




【図15】

図15 エッジトリガ型フリップフロップ回路(第2実施例)



【図19】


図19 エッジトリガ型フリップフロップ回路(従来例)



【図17】

図17

SPR:直並列変換レジスタ



フロントページの続き

(72)発明者 川田 篤美

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 吉原 和弘

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内